集成电路三维封装　芯片叠层工艺过程和评价要求

Integrated circuit 3D packaging—Requirement for die stack process and evaluation

标准介绍

本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。

提出部门

中华人民共和国工业和信息化部

发布部门

国家市场监督管理总局、国家标准化管理委员会